# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2000 EPO. All rts. reserv.

### 8902643

Basic Patent (No, Kind, Date): EP 337457 A2 891018 <No. of Patents: 003>

## MEMORY DEVICE HAVING A PLURALITY OF MEMORY CELL ARRAYS WITH DIFFERENT

ORGANIZATION (English; French; German)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO (JP)

Author (Inventor): NOGAMI KAZUTAKA C O INTELLECTU

Designated States: (National) DE; FR; GB

IPC: \*G11C-008/00;

Derwent WPI Acc No: G 89-302219 Language of Document: English

Patent Family:

Kind Date Applic No Kind Date Patent No (BASIC) 890413 A A2 891018 EP 89106630 EP 337457 890413 EP 89106630 Α A3 911030 EP 337457 880413 JP 8891083 Α JP 1263992 A2 891020

Priority Data (No,Kind,Date):

JP **8891083** A 880413

(BCR) 한 민 국 특 허 청 (BCR)

×4 653

支

Dint C1 5 H 01 L 27/00

☞공 개 특 허 공 보(A)

€3광개일자 서기 1990, 11, 15

◎공개번호 90~17171

☆ 원일자 서기 1989. 4 13

**①全**원번호 89- 4891

영우선권주장 ①1983 & 13 ③일본(JP) ①63-91083 심사청구: 없음

②반 명 자 노가미 가즈다카

일본국 가나가와현 가와사키시 사이와이구 고무가이도시바정 1번지

가부시키가이샤 도시바 종합연구소내

② 원 인 가부시키가이사 도시바 대표자 아오이 죠이치

일본국 가나가와현 가와사키시 사이와이구 호리가와정 72번지

②대리인 변리사 김 윤 백

(전 4 면)

### **9**반도체집적회로

### SN특히철구의 범위


1. 행과 열로 이루어진 메트릭스 형태로 배치된 복수의 메모리셀(6)로 구성되어, 정보를 기억하도록 되어있는 제1메모리셑 어래이(1)와 햄과 얼로 이루어진 메트릭스 형태로 배치된 복수의 메모리셑(6)로 구성되고, 삼기 제1 메모리셀 어레이(1)와 동일한 행(行)수를 갖는 반면 상기 제1메모리섈 어래이(1)와는 달리 구성되며, 상기 제1메 모리셑 어레이(1)와 행어드레이스(A,~A,)를 공유하는 제2메모리셑 어테이(2) 상기 제1메모리센 어레쉬(1)와 제2메모리셀 어레이(2)의 대용되는 행의 메모리셑(6) 둘에 공통으로 결속되며, 그 전압이 활성레벨로 될 때에 검 숙된 메모리셀(6) 들을 선택하는 복수의 워드선(WL) 상기 복수의 워드선(WL)에 접속되어 있으면서 상기 행어드 레스(A,~A,)를 디코딩하여, 상기 햄어드레스(A,~A,)에 대용되는 워드서(WL)의 전압을 활성ጫ별로 만드는 디고디(3) 상기 제1에모리셑 어레이(1)의 대용되는 열의 메모리셑(6)들에 접속된 복수의 제1비트선(BL, BL), 상기 제2애모리센 어래이(2)의 대용되는 열의 애모리센(6) 등에 접속된 복수의 제2비트선(BL, BL), 상기 제1비트 선(BL, BL)에 접속되어 제1열어드레스 (A,,,~A,)를 공급받으며, 상기 햄어드레스(A,~A,) 및 상기 제1열어드 레스(A₁-,∼A₁) 애 의해 지정된 메모리셑(6) 들로 상기 제1비트선(BL, BL) 을 매개하여 데이터를 기입하고 지정된 메모리셑(6) 돌로 부터 상기 제1비트선(BL, BL) 을 때개하여 떼이터를 독출하는 제1열디코더(4) 상기 제2비트선 (BL)에 접속되어 제2열어드베스(A,.,∼A,)를 용급받아서 상기 행어드레스(A,∼A,) 및 제2열어드레스(A,,,,~A,) 여 의해 지정된 메모리셑(6) 들로 상기 제2비트신(BL, BL) 을 때계하여 데이터를 기입하고, 지정된 메모리셑(6) 돌 로부터 상기 제2비트선(BL, BL)을 메개하여 데이터를 독출하는 제2열디코터(5)를 포함하여 이루어진 예모리회 모를 구비하여 구성된 것을 폭장으로 하는 1침 반도채집적회로

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.


#### 도면의 간단한 설명

세3도는 병렬입출력비트수가 작기 다른 2개의 메모리셸 어레이에 본 발명을 용용한 경우의 1실시예를 나타낸 블럭도, 제4도는 작기 다른 구성의 메모리셸로 구성된 2개의 메모리셸 어레이에 본 발명을 용용한 경우의 실시예 를 나타낸 블럭도, 제5도는 제4도의 실시에에 따른 메모리장치를 사용한 시스템의 일레를 나타낸 블럭도

제 3 도



제 4 도



제 5 도

